PAT-NO:

JP402183855A

DOCUMENT-IDENTIFIER:

JP 02183855 A

TITLE:

METHOD FOR SYNCHRONIZING AN

ASYNCHRONOUS SIGNAL

PUBN-DATE:

July 18, 1990

INVENTOR - INFORMATION:

NAME

DOTTLING, GERHARD

ASSIGNEE-INFORMATION:

NAME

COUNTRY

INTERNATL BUSINESS MACH CORP < IBM>

N/A

APPL-NO:

JP01260389

APPL-DATE:

October 6, 1989

INT-CL (IPC): G06F013/42

ABSTRACT:

PURPOSE: To enable synchronization of an asynchronous signal by synchronizing asynchronous data effective signal with the clock cycle of a sending chip to generate the first synchronous signal, and by using the second synchrous signal for accessing data from the first register.

CONSTITUTION: A synchronous circuit SC synchronizes an asynchronous data _____ effective signal TAG UP with the clock cycle of a sensing chip to generate the first synchronous signal SDV. The synchronous circuit SC further synchronizes the data effective signal with the clock cycle with a

receiving chip to generate the second synchronous signal CDV. The second synchronous signal is used to latch data loaded in the first register 30 to the second latch 31 in synchronous with the clock cycle, and the second register 31 supplies data for successive processing under the control of the clock cycle of the receiving chip. With this, an asynchronous signal which is generated in the chip having an onchip clocking system which is different in speed can be synchronized.

COPYRIGHT: (C) 1990, JPO

① 特許出願公開

⑩ 公 開 特 許 公 報 (A) 平2-183855

⑤Int. Cl. ⁵

識別記号

庁内整理番号

❸公開 平成2年(1990)7月18日

G 06 F 13/42

350 A

8840-5B

審査請求 有 請求項の数 1 (全1頁)

20発明の名称 非同期信号の同期方法

②特 願 平1-260389

@出 願 平1(1989)10月6日

優先権主張

②1988年12月24日③欧州特許機構(EP)③88121680.8

加発 明 考

ゲルハルト・デエトリ

ドイツ連邦共和国7405デツテンハウゼン、カールシュトラ

ンク

ーセ22番地

⑪出 願 人 インターナショナル・

アメリカ合衆国10504、ニューヨーク州 アーモンク(番地なし)

ピジネス・マシーン

ズ・コーポレーション

砚代 理 人 弁理士 頓宮 孝一 外1名

明 和 遵

1. 発明の名称 非同期信号の同期方法

2. 特許請求の範囲

オンチップ・クロッキング・システムを有する 異なるチップに生成される非同期信号を、第1の チップから第2のチップへのデータの異なる転送 速度に同期させる方法であって、

異なるクロッキング・システムのサイクルは一 定の位相関係及び一定のサイクル比を有し、

送信チップはデータ有効信号を同期回路に送る ことにより有効な送信データを表わし、

談同期回路は非同期のデータ有効信号を該送信 チップのクロック・サイクルに同期させて第1の 同期信号を生成し、

該第1の同期信号が該チップに接続しているパス上のデータを該送信チップの該クロック・サイクルに合わせて受信チップ上の第1のレジスタにラッチするために用いられ、

該同期回路は更に該データ有効信号を該受信チー

ップの該クロック・サイクルに同期させて第2の 問期信号を生成し、

政第2の同期付号が最後に数第1のレジスタ内のデータをアクセスするため且つこれらのデータを 数受信チップのクロック・サイクルに合わせて 数受信チップ上の第2のレジスタにラッチするために用いられ、

故第2のレジスタが後続の処理のため該データ を該受信チップのクロック・サイクルの制御の下 に供給するために用いられることを特徴とする

非同期信号の同期方法。

3. 発明の詳細な説明

A . 産業上の利用分野

本発明は速度の異なるオンチップ・クロッキング・システムを有するチップ内で第1のチップから第2のチップにデータを転送するために生成される倡号を同期させる方法に関する。

B.従来技術及びその問題点

コンピュータ・システム設計分野の最近の傾向は、コンピュータ・システムの基本構成要素を形

成する共通ハードウェア構築ブロックに向っている。大抵の場合、これらの共通ハードウェア構築ブロックは、プロセッサ、メモリ制御ユニット、入出力制御装置及び(又は)バス・アダプタ等を表わす、製造するのが難しいシングルVLSIチップ装置である。

共通の構築プロック(チップ集合のチップ)の 相互接続によって形成されたコンピュータ・システムの設計で、種々のチップでの異なる伝達遅延 によって生ずる性能の相違は非常な障害になる。

同期問題は、データを第1のチップから第2の チップに転送するために、異なるチップに生成される非則期の信号を同期させる方法を利用する本発明により解決される。本発明は下記のように特徴付けられる。

- (1) 異なるクロッキング・システム(BCUクロック、CSクロック)のサイクルは一定の位相 関係及び一定のサイクル比(例えば、1:1、2:1、3:2、...)を有する。
- (2) 送信チップ (BCU) はデータ有効信号(TAG UP) を同期回路 (SC) に送ることにより有効な送信データを表わす。
- (3) 同期回路は非同期のデータ有効信号を送信チップのクロック・サイクル(C/BクロックBCU)に同期させ、第1の同期信号(B D V)を生成する。
- (4) 第 1 の 同期信号はチップを接続するバス (14、14a) 上のデータを送信チップのクロック・サイクルに合わせて受信チップ上の第 1 のレジスタ (REG A) にラッチするために用い

C、問題点を解決するための手段

本発明の目的は速度の異なるオンチップ・クロッキング・システムを有するチップ内で生成された非同期の信号を同期させる方法を提供することである。主に種々のレベルのエ/〇バスを相互接続しなければならないシングル・チップエ/〇バス制御装置が同期される必要がある。

られる.

- (5) 同期回路は更にデータ行効信号を該受信チップのクロック・サイクル(C/BクロックCS)に同期させ、第2の同期信号(C D V)を生成する。
- (6) 第2の同期信号は最後に第1のレジスタ内のデータをアクセスし且つこれらのデータを該受信チップのクロック・サイクルに合わせて該受信チップ上の第2のレジスタ(REG B)にラッチするために用いられる。
- (7) 第2のレジスタは後続の処理のため該データを該受信チップのクロック・サイクルの制御の下に供給するために用いられる。

それゆえ、本発明は適度の費用で同期 I / O バス制御装置の利点を提供する。

D. 奖施例

第1図は適切なチップ集合のメンバーを形成するシングル・チップによりセットアップされるコンピュータ・システムをブロック表示で示す。プロセッサ・チップ (PU) 1は制御プログラム即

ち換言すればマイクロプログラムが記憶される例 御記憶チップ(CS) 2 に接続される。随意的に、 浮動小数点又はグラフィック動作のような符殊な 機能を実行するコプロセッサ・チップ(COP) 8 が提供される。更に、シングル・チップ3はキャッシュ(CCH)及びキャップ3は、メイン・ CH CTL)を含み、チップ5は、メイン・ら モリ(MM) 4 の動作を制御するために用い るメイン・メモリ制御装置(MM CTL)であ る、チップ1、3、4/5、8及び11はプロセ ッサ・バス10により相互接続される。

第1回のシステムはクロッキング・システムを 内臓しないチップの全てのタイミングを供給する クロック・チップ(CLCK)6も具値し、コン ピュータ・システムによっては保守及びサービス 機能の提供が可能なものもある。

多くの入出力装置(I / O DE V) とのプロセッサ・インタフェースはシステム・バス・アダプタ・チップ (SBA) 1 1 と、チップ集合のメンバーではない少なくとも 1 つのバス制御ユニッ

2:1及び3:2が実現される.

これらの3サイクル比は、異なる速度を有する シングル・チップから形成されたバス・アダプタ 又は制御装置を具備する異なるシステムで用いる ことができる。異なるコンピュータ・システムで 同じチップ集合を用いてコストを省く基礎を提供 するのはこの染軟性である。

バス制御ユニット12、12aのサイクル・タイムは該定義された1/〇バス13、13aのタイミング要求及び中間バス14、14aのプロトコルにより決定される。その結果符られたバス側御ユニットの速度がもし該チップ集合の(技術的な)速度と一致しなければ、システム・バス・アダカ11はこの速度を補償しなければならず、その結果として、非同期データ転送プロトコルが選択されなければならない。

そのため、特殊な同期回路がシステム・バス・アダプタ11内に実現され、該チップ速度よりも速く又は(適切な場合には)それと同じ速度でランし、同時に適切なデータ転送のため中間バス1

ト (BCU1、BCU1 a) 1 2 及び 1 2 a とを なれ

最後に、印刷装置、ディスク又はテープ駆動機構のような外部記憶装置、端末装置、等を表わす人出力装置(I/O DEV)が、装置特有の制御プログラムが常駐する個々の入出力プロセッサ(IOP)15に接続される。多くの場合、IOP15は同じハードウェア構造(モジュール方式)を行するが、前述のように、接続されるI/O装置が異なると、それらに含まれる制御プログラムも異なる。

下記の詳細な回路配列はシステム・バス・アダ ブタ11をバス制御装置12、12 a と同じか又 はそれよりも低い速度でランさせることを可能に する。そのため、下記の3サイクル比、1:1、

4. 1 4 a のプロトコルの要求を満たすことを可能にする。

第2回の例では、それ自身のクロッキング・システムを有するBCU12.12aが、以前に開発され出荷されたコンピュータ・システムのために設計されたと仮定する。しかしながら、適切なチップ集合によって形成される新しいコンピュータ・システムは同じBCU12.12aを使用して設定数されたI/Oバス13、13aをインタフェースしなければならない。

政定義された I / O バスの 1 3、 1 3 a の要求を満たすためには、最も遅いクロック・サイクルは約 6 7 ns であり、最も速い B C U は 5 0 ns に設計される。これが該仮定された例の状況である。この速度は大抵のチップ集合ペース方式のシステムでは該チップ集合それ自身の速度に一致しない。それ故、特殊な回路 ── 該システム・バス・アダプタ内で実現されなければならない ── が、バス制御ユニット 1 2、 1 2 a がより速い速度でランし、システム・バス・アダプタ 1 1 と呼ばれ

るチップがより遅い速度でランすることを可能にする。そのため、2つのクロック・ドメインがシステム・バス・アダプタ11に提供される。その1つは同期プロセッサ・バス10と通信するためチップ集合の速度でランし、他の1つは中間バス14、14aのプロトコルに応ずるBCU速度でランする。

更に、該システム内部のロジックは、 E. B. Aichelberger の論文、 "L S I 論理設計構造の試験可能性 (A logic Design Structure for LSI Testability)"、設計自動化会議の遙形録 (Proceedings of the Design Automation Conference)、 No. 14、20-22 June 1977、New Orleans Luisiana、 pp. 462-468 に記述されているレベル磁応走査設計ルール (L S S D) によづくと仮定する。これらの設計原理により、全ての内部ラッチは、システム初期設定又は試験のためシフト・レジスタの形式で接続することができるマスター・スレーブ・ラッチとして設計されなければならない。これは、クロック・ドメイン係

効データを中間バス14、14aに表示する。中 間パス・プロトコルに応ずるために、SBA11 は、非同期のTAG UP借号をBCUのクロッ ク・サイクル周波数に同期させなければならない。 周期BCUのデータ有効信号BDVはレジスタA (REG A) 30内の中間パス14、14aか らのデータをラッチする。チップ集合(SBA) はこのデータをアクセスすることを必要とし、さ もなければ、SBAとBCUの間のデータの適り な通信は起こりえない。しかしながら、これはデ - タ有効信号(TAG UP)がチップ集合クロ ック・サイクルに同期されなければならないこと を意味する。その結果得られる同期借分はレジス タA30からのデータをレジスタB (REG B) 31にロードするCSデータ有効借号CDVであ る。該チップ集合は、該チップ集合クロック・サ イクルの制御の下にランするので、 レジスタBを アクセスすることができる。それゆえ、同期回路 (SC) 32は、BCUからチップ集合(SBA) に正しくデータが転送されることを保証するため

に、2つのクロック: 該チップ上の全てのマスター・ラッチをクロックするCクロック、及び全てのスレーブ・ラッチをクロックするBクロックを必要とするからである。これらのクロックは、第1回に関連して前に述べたクロック・チップ 6 によって供給される。

中間バス14、14aのプロトコルは、BCU及び中間バス・インタフェース・ロジックが同じクロック・サイクルでランすることを必要とする・BCUに接続されたクロック・ドメインのクロックとの定義されたSBAクロック・ドメインのいいのに送はBCUでTAG「UPとの信うというのに送はBCUでTAG「UPと呼ばれる。この行うとにより開始される。この行はは、OBELより開始をある。この行うにより開めてSBA11内の両のして説明する ― によってSBA11内の両のロッキング・ドメインと同期されなければならない。

前述のように、BCUは、TAG UPと呼ばれるデータ有効信号を活動化させることにより有

にレジスタBのローディングに常にレジスタΛの ローディングが後続することを保証する。

第3回の同期回路SC32の詳細は第4回に示 す。 旗函路の基本的な要素はアンゲート(ungate) クロックを有する L S S D 楓性保持ラッチ41、 42.44.45.46.47及び48である. アンゲートLSSD槭性保持ラッチは一般に、バ ルスがオーバラップすることがない 異なるクロッ クから駆動される2つのラッチ:マスター・ラッ チM及びスレーブ・ラッチSを含む、マスター・ ラッチはCクロックのパルスによって削御され、 スレーブ・ラッチは B クロックのパルスによって 制御される。各のラッチ、マスターM又はスレー ブSは2つの入力と1つの出力を有する.マスタ ー・ラッチ M の 出 力 は ス レ ー ブ ・ ラ ッ チ S の 入 力 の1つに接続される.クロッキング・ラインに接 税されない人力は、LSSD框性保持ラッチ41 に関連して明らかなように、データ入力である。 ΛΝ D ゲート 4 3 は ラッチ 4 2 の 出力 を ラッチ 4 4のデータ入力に接続するために用いられる。 更

に、ラッチ46及び47をラッチ48に接続する 結合要素が提供される。該結合要素はORゲート 49及びANDゲート50を含む。

TAG UP信号はBCUにより活動化され、 中間パス14、14aの伝播遅延時間及びSBA チップ上のレシーパ(REC)40の伝播遅延時 間後に、該信号はそれにより活動化されるラッチ 41のデータ入力部に現われる。SBAのロジッ ク 回路での不安定状態を避けるため、 B C U の ラ ンと同じ速度でランするC/BクロックBCUに よりクロックされるラッチ41、42及び44に よってTAG UP借号が周期される。ラッチ4 2 は、BDV(BCUデータ有効)が呼出される ラッチ44 ― 第3図に関連して前に説明された ― の出力部に1サイクル・パルスを生成するた めに用いられる。この信号は、C/BクロックB CU信号に関述してレジスタA30にデータをゲ ートさせるための制御借号として用いられる.ラ ッチ45の出力は、BDV信号の活動化の後の更 にもう1つのサイクルでも活動状態である.

64 ns (前縁) ― 第5 図参照 ― で開始する B クロック B C U パルスによって活動化されるなら、ラッチ 4 7 のデータ入力は 8 6 ns (C クロック C S の後縁) からラッチ・セットアップ時間 (0 6、第 2 のセクション) を引いた時点で活動 状態でなければならない。

それゆえ、ラッチ 4 8 に関連するラッチ 4 6 又はラッチ 4 7 の出力 借号は、C D V と呼ばれる 1 サイクル連続するパルスを生成する。これは C / B クロック C S によりクロック される レジスタ B 3 1 をゲート しレジスタ A 3 O からレジスタ B 3 1 にデータを 転送するため に用いられる。いま、後続する処理のためのデータが C S ドメインで使用可能である。

第6回はクロック・サイクル比が3:2の場合の例を示す。Bクロック・パルスは極性保持ラッチの出力信号を生成するスレーブ・ラッチを制御するから、上部の2つのラインには、BクロックBCU及びBクロックCSパルスの続きだけが示される。

チップ集合(CS)システムとの同期のため、 BDV信号はラッチ47のデータ入力部に転送さ れるのに対し、ラッチ45の出力信号はラッチ4 6のデータ人力部に結合される。いま、C/Bク ロックBCUとC/BクロックCSの関係は、ラ ッチ 4 4 の活動状態の出力信号(BDV)又はラ ッチ45の活動状態の出力信号がCクロックCS パルスとオーパラップするような関係でなければ ならない。この関係だけがBCUクロッキング・ ドメインからCSクロッキング・ドメインへの誤 りのない同期を保証することができる。オーバラ ップの量は、最悪の場合でも、少なくとも、ラッ チ44又はラッチ45の出力信号の正味の遅延と、 ラッチ46又はラッチ47のラッチ・セットアッ プ時間との和(クロック・スキューは考慮せず) に等しいに相違ない。しかしながら、これは、第 5回、第6回及び第7回でわかるように、クロッ ク: C/BクロックBCU及びC/BクロックC Sの間の一定の位相関係を必要とする.

例えば、もしラッチ44のスレーブ出力信号が

次に下方のラインは、BCUからの有効データがレシーバー40による遅延ののち使用可能になるほと、選延ののち使用可能を示す。 極性保持ラッチ41は、TAG UP信号の数第5のサイクルの中間まで続いているときに次かの第つシッチをはないの後にはないのよって出ります。ラッチ41によって生成される助化される。ラッチ42の出力は、第6回のチ41の出力は、ラッチ42の出力は、第6回のチ41の出る。ラッチ42の出力は、第6回のチ41の出る。ラッチ42の出力は、第6回のチ41の出るように、ラッチ41の出る。

ラッチ42及び44を相互接続するANDゲート43は2つの入力及び1つの出力を有する。1つの入力部はラッチ41の出力部に接続され、他の入力部はラッチ42の反転出力部に接続される。反転出力部は"くさび"のマークが付されている。ANDゲート43とラッチ44の相互接続は、ラッチ41の出力が活動状態でラッチ42の出力がままる。

この関係は第 6 図の上部から 6 番目のラインに示す。ラッチ4 4 は、ラッチ4 2 の反転された出力信号と次のクロック・パルスの対によってオフにされるから、正確に 1 B C U サイクルのあいだる 動状態の B D V 信号を生成する・従って、機性保持ラッチ4 5 は次のクロック・パルスの対によって・トされたりリセットされたりする・

しかしながら、更に第6回からわかるように、 極性保持ラッチ45の出力信号は、1サイクルだ けシフトされた極性保持ラッチ44の出力信号を 反映する。

第6回が3:2のクロッキング・バルス比のタイミング回を示すのと同様に、第7回は2:1のクロック・パルス比のタイミングを示す。第7回は自明であるので、それ以上の説明は必要とは思われない。

E. 発明の効果

本発明により、速度の異なるオンチップ・クロッキング・システムを有するチップ内で生成され た非同期の信号を同期させる方法が違成された. ある.

極性保持ラッチ47は第3のCSクロック・パルス対によってだけセットすることができる。なぜなら、次の時間条件は極性保持ラッチ44の出力信号と後続するCSクロック・パルスの対の間の所要の一致を生じないからである。

4. 図面の簡単な説明

第1回は適切なチップ集合の種々のチップにより形成されるコンピュータ・システムを示すプロック図である。

第2回は第1回のコンピュータ・システムの一 部を示すブロック回である。

第3回は第1回又は第2回のコンピュータ・システム内で用いられる同期回路の一般的な形態を 示すブロック図である。

第4回は第3回の同期回路をより詳細に示すブロック図である。

第5回乃至第7回は第4回の問期回路の動作を 示すタイミング図である。

1 · · · プロセッサ・チップ(PU)、2 · · · 例 御記憶チップ、3 · · · シングル・チップ、4 · · · メイン・メモリ、5 · · · チップ、6 · · · クロック ・チップ、8 · · · コプロセッサ・チップ、10 · · ・プロセッサ・バス、11 · · · システム・バス・ アダプタ・チップ、12、12 a · · · バス制御コ ニット、15 · · · 入出力プロセッサ・



